从晶体管到逻辑门#

CPU 的最底层是 MOSFET 晶体管。一个 N 沟道 MOSFET 就是一个电压控制的开关：栅极电压高于阈值 → 导通，否则关断。

CMOS 反相器只用两个晶体管：

1
VDD ──[PMOS]── OUT ──[NMOS]── GND
2
              │
3
            IN

IN=0 → PMOS 导通，OUT=VDD（1） IN=1 → NMOS 导通，OUT=GND（0）

所有的逻辑门——NAND、NOR、XOR——都是这个结构的变体。NAND 需要 4 个晶体管，一个完整 CPU 需要数十亿个。

组合逻辑 → 时序逻辑#

组合逻辑的输出仅取决于当前输入。加入触发器（Flip-Flop）后，电路有了”记忆”：

• D 触发器：在时钟沿采样 D 输入，保存到 Q 输出
• 寄存器：一组 D 触发器的集合（32 位寄存器 = 32 个 DFF）
• 寄存器堆：多个寄存器的阵列，通过地址选择读写

CPU 的本质就是：组合逻辑做计算 + 寄存器存状态 + 时钟驱动节奏。

五级流水线 CPU#

经典 RISC 五级流水线：

1
取指(IF) → 译码(ID) → 执行(EX) → 访存(MEM) → 写回(WB)

每一级做的事：

1
add r1, r2, r3   # r1 = r2 + r3
2
sub r4, r1, r5   # r4 = r1 - r5  ← 需要 r1，但 r1 还未写回

Cache 层次结构#

访存是 CPU 最大的瓶颈。现代 CPU 的 Cache 层次：

1
L1 Cache: 32KB, 1-2 cycles 延迟
2
L2 Cache: 256KB-1MB, 10-20 cycles
3
L3 Cache: 8-32MB, 30-50 cycles
4
DRAM:     8-64GB, 100-300 cycles

Cache 的核心参数：块大小、相联度、替换策略（LRU）、写策略（write-back/write-through）。