560 字
3 分钟
电源管理 IC 选型指南:从 LDO 到 DC-DC 的工程设计决策
电源管理 IC 选型指南
电源设计的”灵魂三问”
每当拿到一个新项目的电源需求,我首先问自己三个问题:
- 输入电压范围和输出电压/电流是多少?
- 对纹波和噪声的容忍度有多高?
- 空间和热预算有多少?
这三个问题的答案,基本上就决定了你的拓扑选择。
LDO vs DC-DC:一张表说清楚
| 指标 | LDO | Buck DC-DC |
|---|---|---|
| 效率 | ≈ Vout/Vin(可低至 30%) | 85%-95% |
| 输出纹波 | < 1mV RMS(极低) | 10-50mV(需要滤波) |
| EMI | 几乎为零 | 开关噪声需要处理 |
| 外围元件 | 仅需输入/输出电容 | 电感+电容+二极管/MOSFET |
| PCB 面积 | 极小(SOT-23 即可) | 较大(电感占空间) |
| 成本 | $0.05-0.30 | $0.50-3.00(含电感) |
| 适用场景 | 模拟电路、PLL、传感器 | 数字核心、大电流、电池供电 |
Buck 转换器关键参数计算
以一个典型的 12V→3.3V/2A 设计为例:
电感选型
纹波电流通常设计为输出电流的 30%-40%:
电感饱和电流必须大于 。
输出电容
输出电容由纹波和瞬态响应共同决定:
对于 30mV 纹波目标:需要约 5μF 的陶瓷电容。实际取值 22μF 以涵盖瞬态响应。
LDO 的隐藏坑:PSRR 和压差
LDO 的高频 PSRR(电源纹波抑制比)会随频率升高而急剧下降。一个标称 60dB@1kHz 的 LDO,在 100kHz 时可能只剩 20dB。
工程建议:
- 数字噪声(100kHz+):用 Buck + π 型滤波
- 模拟噪声敏感电路:LDO 后级联 LC 滤波
- 射频/锁相环:独立 LDO + ferrite bead + 多级去耦
实际选型决策树
需要隔离? → 隔离型 Flyback/Forward压差 < 1V 且电流 < 500mA? → LDO降压、大电流? → Buck升压? → Boost升降压? → Buck-Boost / SEPIC多路输出? → 多通道 PMIC电源设计往往是一个产品中最不”性感”但最容易出问题的部分。花足够时间做电源方案评估——它决定了你的板子是稳定工作还是随机重启。
电源管理 IC 选型指南:从 LDO 到 DC-DC 的工程设计决策
https://mizuki.mysqil.com/posts/power-ic-selection/