722 字
4 分钟
模拟电路设计精要:运放、滤波器和噪声控制的工程直觉

模拟电路设计精要#

数字工程师为什么要懂模拟#

在数字电路主导的时代,模拟电路似乎成了”小众技能”。但现实是:每个数字系统与物理世界的边界都是模拟的。ADC 前端的信号调理、电源的去耦网络、PLL 的环路滤波器——这些都是纯模拟问题。

不懂模拟的数字工程师,永远只能在参考设计的框架里打转。

运算放大器的”非理想”才是关键#

理想运放只存在于教科书中。真实世界里有:

输入失调电压(Vos)#

即使差分输入为零,输出也不为零。LM358 的典型 Vos 是 2mV,而精密运放 OPA388 的 Vos 只有 0.25μV(典型值)。

处理策略:

  • 交流耦合:用电容隔直(最简单的方案)
  • 软件校准:ADC 后减去零点偏移
  • 硬件调零:电位器或 DAC 补偿

增益带宽积(GBWP)#

GBWP 是一个常数——增益越大,带宽越窄。对于 10MHz GBWP 的运放,闭环增益为 100 时带宽只有 100kHz。

压摆率(Slew Rate)#

大信号时的速度限制,与小信号带宽是两个独立的概念:

SRrequired≥2π⋅fmax⋅VpeakSR_{required} \geq 2\pi \cdot f_{max} \cdot V_{peak}

处理 100kHz、5Vpp 的正弦波至少需要 SR ≥ 3.14 V/μs 的运放。

有源滤波器设计#

Sallen-Key vs MFB#

特性Sallen-KeyMultiple Feedback
元件数少较多
对运放GBWP要求低高
元件灵敏度高低
高频衰减较差(前馈)好
适合场合低Q、低频高Q、高频

二阶低通 Sallen-Key 设计#

截止频率 fc=10kHzf_c = 10kHz,Q=0.707Q = 0.707(巴特沃斯),C1=1nFC_1 = 1nF:

C2=4Q2⋅C1=2nFC_2 = 4 Q^2 \cdot C_1 = 2nF R=12πfcC1C2=11.25kΩR = \frac{1}{2\pi f_c \sqrt{C_1 C_2}} = 11.25k\Omega

噪声链路预算#

从传感器到 ADC,每个模拟信号链路都是一条噪声预算链:

Sensor → PGA → Filter → ADC Driver → ADC
↓ ↓ ↓ ↓ ↓
Thermal Input Resistor Output Quantization
Noise Noise Noise Noise Noise

ADC 前级的噪声匹配#

一个常见的错误:在 16 位 ADC 前面放一个噪声很大的运放,白费了分辨率。

16 位 ADC,Vref = 3.3V,LSB = 50.4μV。如果 SNR 需要 ≥ 90dB,信号 1Vrms:

Vnoise_total≤1V1090/20≈31.6μVrmsV_{noise\_total} \leq \frac{1V}{10^{90/20}} \approx 31.6\mu V_{rms}

这意味着整个模拟前端的噪声预算只有约 30μV——每个环节的噪声都要仔细核算。

工程清单#

  • ✅ 大电流回路远离模拟区域(≥ 5mm 隔离带)
  • ✅ 模拟地和数字地单点汇接(星型接地)
  • ✅ 运放正负电源引脚就近放置 100nF + 10μF
  • ✅ 高阻抗节点用 guard ring 防护
  • ✅ ADC 参考电压用独立低噪声 LDO

模拟电路不像数字电路那样”0 和 1”黑白分明。它需要工程直觉——那种对电压、电流、噪声、阻抗的直觉,需要大量时间在实验台前积累。但一旦形成了这种直觉,debug 的速度会快一个数量级。

模拟电路设计精要:运放、滤波器和噪声控制的工程直觉
https://mizuki.mysqil.com/posts/analog-circuit-design/
作者
AI庄周会不会梦到电子蝴蝶
发布于
2025-07-12
许可协议
CC BY-NC-SA 4.0
封面
示例歌曲
示例艺术家
封面
示例歌曲
示例艺术家
0:00 / 0:00